

_ L'interface lecteur de disquette :

* lecteur interne de 720 Koctets * possibilité de branchement d'un deuxième lecteur externe

* gérée par un contrôleur WD 1772

_ L'interface disque dur :

* géré par un composant spécifique ATARI

_ L'interface MIDI

- Les interfaces supplémentaires: paddles, stylo optique, joysticks

supplémentaires.

1-B) LE SYSTEME CENTRAL

Comprend le processeur central, la mémoire centrale (ROM et RAM), le gestionnaire des interruptions et le système DMA:

1. Le processeur central est formé de deux composants clés :

* Le microprocesseur qui est un MC 68000 disposant d'un bus externe 16 bits, d'un bus interne 32 bits et d'un bus d'adresse de 24 bits. Il est cadencé à 8 MHz.

* Un composant spécifique dénomé GSP MMU qui est, en quelque sorte, le chef d'orchestre du système. Il gère la cohésion de l'ensemble :

_ en générant les signaux de timing vidéo Blank, DE (Display Enable), Vsync et Hsync,

_ en gérant la priorité des interruptions, _ en générant les signaux d'attribution du bus et de sélection des boîtiers (chip select),

_ en recevant les signaux du MFP 68901, du contrôleur de DMA afin de synchroniser les transferts de données,

_ en arbitrant le bus pendant les opérations d'accès mémoire (DMA)

- en gérant les mémoires dynamiques _ en détectant et signalant les accès illégaux,

_ en jouant le rôle de chien de garde (absence de DTACK

pendant une certaine durée lors d'un transfert).

2. La mémoire centrale

Elle consiste en 256 Koctets de mémoire ROM et de 512 koctets de mémoire RAM dynamiques sous forme de barrettes SIMM ou SIP. Une zone de 128 Koctets de ROM supplémentaires est accessible par l'adjonction d'une cartouche. Toute la mémoire système est directement adressable.

La mémoire RAM est organisée en mots de 16 bits et les accès peuvent se faire en mode octet (8 bits) ou en mode mot (16 bits). L'extension

mémoire s'effectue en rajoutant des barrettes SIMM ou SIP. Ces barrettes

peuvent être des barrettes de 256 koctets ou 1 mégaoctets. L'adjonction d'une extension mémoire avec des barrettes de 1 mégaoctets est à éviter car l'alimentation n'est pas assez puissante. Le plan de la mémoire RAM système est le suivant :

000008-000800 Mémoire système (2 Koctets)

000800-07FFFF banque numéro 1 (512 Koctets)

080000-0FFFFFFF banque numéro 2 (1024 koctets)

000800-1FFFFFFF Banque numéro 1 (2 mégaoctets)

200000-3FFFFFFF Banque numéro 2 (4 mégaoctets)

Le système d'exploitation TOS (The Operating System) se trouve dans les deux boîtiers de ROM 128 Koctets formant 256 Koctets, ce qui est impressionnant par rapport aux systèmes d'exploitation bas de gamme. Il est cependant possible de charger tout autre système d'exploitation à partir d'une disquette (OS-9, IDRIS:unix like).

Le plan de la ROM est :

FA0000-FAFFFF 64 Koctets de cartouche

FB0000-FBFFFF 64 Koctets de cartouche

E00000-E2FFFF 256 Koctets de ROM (TOS)

La gestion de la mémoire RAM dynamique du système est effectuée par un composant spécifique Atari dénommé GST MCU:

Le GST MCU prélève sur le bus l'adresse désirée et produit les signaux RAS (Row Address Strobe) et CAS (Column Address Strobe) destinés aux boîtiers RAM dynamiques. Tous les accès à la mémoire RAM système passent par ce composant. Le système peut gérer un maximum de 4 Méga octets de RAM. Le rafraîchissement des mémoires dynamiques est également effectué par le GST MMU.

Le chargement du registre de décalage vidéo par les données de la RAM vidéo est également l'une des tâches effectuées par le GST MMU. Les opérations d'accès direct mémoire (DMA) passent également par ce composant pour accéder à grande vitesse à la mémoire RAM système.

Enfin il faut préciser le rôle du GST MMU (voir plus haut) dans l'adressage de la mémoire système. En effet tous les décodages d'adresse sont effectués par son intermédiaire et de ce fait, c'est lui qui adresse à l'attention des boîtiers RAM et ROM, les signaux de sélection appropriés.

3. accès direct mémoire

L'accès direct mémoire peut se faire en mode basse vitesse (250 à 500 Kbits/s) ou en mode haute vitesse (jusqu'à 8 Mbits/s). Les données sont échangées sur un bus 8 bits. Le lecteur de disquette transmet les données par l'intermédiaire du contrôleur DMA, placé en mode basse vitesse, alors que le disque dur et les autres périphériques connectés au bus DMA travaillent en mode haute vitesse. Les données échangées passent par le MMU pour arriver à la RAM.

A titre d'exemple voici le protocole d'échange des informations entre le système central et le lecteur de disquette. Lorsque le lecteur veut envoyer un octet, il prévient le contrôleur de DMA qui lit cette donnée sur le bus du contrôleur du lecteur (WD 1772) et prévient le composant GST MCU.

Lors d'un transfert à haute vitesse, le protocole d'échange est différent. Dans ce cas le contrôleur du DMA dispose d'une mémoire interne de 32 octets qui lui permet de sauvegarder les données échangées tant que le 68000 utilise le bus système. Ainsi on évite les pertes de données et le ralentissement des échanges.

4. Contrôle des interruptions

Le composant MFP 68901 se charge du traitement primaire des interruptions (15 niveaux sur les 16 disponibles sont utilisés). Les interruptions sont masquables au niveau du MFP. Lorsque le 68000 accepte le traitement d'une interruption, le MFP place sur le bus de données un vecteur d'interruption permettant au système central d'entreprendre un traitement approprié. Dans ce cas là le 68000 transforme ce vecteur en une adresse où se trouve la routine d'interruption.

Parmi les traitements utilisant les interruptions nous pouvons citer (par ordre de niveau de priorité décroissant) :

La détection de l'écran monochrome (afin de ne pas endommager un éventuel écran couleur branché en cours de fonctionnement du système), la gestion des signaux de l'interface RS-232C (CTS, DCD et RI), des signaux d'interruption des disquettes et disques durs (FDINT et HDINT), signal BUSY de l'interface parallèle, signal DE (Display enable annonçant le départ de l'affichage d'une ligne écran), les interruptions clavier et données MIDI et les interruptions horloges internes du MFP.

Une telle gestion des événements permet d'utiliser la technologie avancée du processeur central au maximum de sa puissance.

I-C) LE SYSTEME VIDEO

Le système vidéo est constitué de la mémoire vidéo, d'un circuit (nommé SHIFTER) comprenant des registres à décalage et des registres de palettes de couleurs, du GST MCU.

1. la mémoire vidéo

Placée dans la zone mémoire adressable du système, la mémoire vidéo occupe une zone de 32000 octets. Cette zone peut être configurée en 1, 2 ou 4 plans correspondant aux résolutions graphiques haute, moyenne et basse. Les données vidéo sont sous forme de mots de 16 bits. Les informations vidéo sont transmises de la RAM au circuit SHIFTER par le circuit GST MMU. En mode monochrome chaque bit des mots de 16 bits transmis au SHIFTER correspond à un point ou pixel (picture element) allumé ou éteint; dans ce cas les 32000 octets correspondent à une résolution de 640 x 400 pixels ($640 \times 400 = 32000 \times 8 \text{ bits} = 256000 \text{ points}$). En mode couleur moyenne résolution la mémoire vidéo est constituée de deux plans. Voici comment le système restitue la bonne couleur. Les données vidéo sont chargées dans le SHIFTER sous forme de 2 mots contigus de 16 bits nommés MOT1 et MOT2. Le bit 1 du MOT1 et le bit 1 du MOT2 donnent la valeur de la couleur du premier point. Le bit 2 du MOT1 et le bit 2 du MOT2 donnent la couleur du deuxième point et ainsi de suite...

Exemple :

bit 1 du MOT1 = 0 et bit 1 du MOT2 = 0 signifient que le premier point a la couleur 0 de la palette.

bit 1 du MOT1 = 0 et bit 1 du MOT2 = 1

signifient que le premier point a la couleur 1 de la palette.

bit 1 du MOT1 = 1 et bit 1 du MOT2 = 0

signifient que le premier point a la couleur 2 de la palette.

bit 1 du MOT1 = 1 et bit 1 du MOT2 = 1

signifient que le premier point a la couleur 3 de la palette.

On constate ainsi la possibilité d'affichage de 4 couleurs (couleur 0 à couleur 3) différentes à l'écran.

Donc dans le cas de la moyenne résolution 1 point nécessite 2 bits d'information pour être codé. Or la zone mémoire vidéo mesure toujours 32000 octets. C'est pourquoi la résolution n'est plus de 640 x 400 mais $640 \times 400/2 = 640 \times 200$.

En mode basse résolution on utilise 4 bits d'information pour pour chaque point affiché à l'écran. Ce qui nous donne la possibilité d'avoir 16 couleurs (2 à la puissance 4) mais une résolution de $640/2 \times 400/2 = 320 \times 200$.

2. Le circuit SHIFTER (registre à décalage)

Il contient 16 registres de palette de couleurs. Les 16 registres sont utilisés en mode basse résolution. En mode moyenne résolution seul 4 registres sont utilisés alors qu'en haute résolution seul le premier bit du premier registre est utilisé pour passer en mode vidéo inversé ou en mode vidéo normal.

Chaque palette est programmée pour 16 niveaux de rouge, 16 niveaux de vert et 16 niveaux de bleu ce qui donne un total de $16 \times 16 \times 16 = 4096$ couleurs possibles sans toutefois pouvoir dépasser 16 couleurs affichables. Des programmeurs astucieux peuvent cependant utiliser l'interruption en fin de chaque ligne écran pour changer les 16 couleurs des registres de palette, ainsi il est possible d'afficher une nouvelle ligne avec 16 couleurs différentes. Il est donc possible d'avoir les 4096 couleurs sur l'écran mais moyennant quelques astuces. La sortie couleur du circuit SHIFTER se fait sous forme numérique, et un convertisseur numérique/analogique formé de réseaux de résistances

permet de sortir le signal analogique correspondant pour attaquer l'étage de la sortie vidéo (RVB analogique compatible péritélévision).

En mode monochrome, le signal vidéo numérique est disponible sur une autre sortie du composant SHIFTER. Dans ce cas il est impossible de disposer du signal couleur. En effet le circuit SHIFTER fonctionne à haute fréquence (32 MHz) et produit un signal vidéo haute vitesse (fréquence de ligne de 35.7 KHz et fréquence de trame de 72 Hz). En conséquence, l'utilisateur bénéficie d'une image haute résolution extrêmement stable lui permettant un travail prolongé sans aucune fatigue visuelle.

3. LE GST MCU

Il est chargé de synchroniser les transferts vidéo entre la mémoire vidéo et le circuit SHIFTER. Il génère par ailleurs les signaux de synchronisation horizontale et verticale destinés à l'écran. Le signal Blanking éliminant l'affichage en dehors de la zone d'affichage d'écran provient également du circuit GST MCU.

Enfin le signal DE (Display Enable) permet de charger une ligne de données vidéo dans le SHIFTER.

Deux signaux permettent d'une part, de signaler au SHIFTER que des données vidéo sont prêtes à être lues par ce dernier (signal DCYC) et d'autre part, de valider le mode modification de la palette de couleurs du SHIFTER (signal CMPCS).

I-D) LE SYSTEME AUDIO

Est constitué d'un synthétiseur sonore YM 2149 (compatible AY-3-8910) disposant de trois canaux indépendants mixés en sortie. Il permet de produire des effets sonores intéressants et même de produire des sons de très grande qualité. Ce circuit de constitution assez classique bénéficie d'une très grande maîtrise auprès de certains programmeurs qui savent en tirer un maximum de performances. Ce circuit est cadencé à 2 MHz dans les ordinateurs STE et peut dès lors disposer d'une bande passante en sortie de 30 Hz à 125 KHz. Le son reproduit est disponible sur le haut parleur du moniteur ou du téléviseur.

De plus la sortie de signaux audios stéréo analogiques peut

provenir soit du circuit AY-3-8910 (compatibilité STF) soit

de convertisseurs numériques analogiques permettant ainsi de délivrer

des sons provenant d'échantillons numériques.

Les deux sources de sons sont amplifiées par un circuit contrôleur

de volume.

I-E) LE CLAVIER INTELLIGENT

Pour chaque touche, le processeur du clavier transmet au système central le code correspondant à sa position sur la matrice des touches et son code ASCII. L'autorépétition est gérée par le système du fait de la différence des codes émis à l'appui et au relâchement de chaque touche. Le processeur transmet également les informations émises par la souris et la manette de commande. La communication entre le micro-contrôleur 6301 du clavier et le système central est assurée par un circuit ACIA 6850. Le contrôleur 6301 est cadencé à 1 MHz et dispose d'un programme placé dans une ROM interne et d'une zone RAM. La mémoire ROM interne contient également un programme d'auto diagnostic exécuté au démarrage du système ou lors de l'envoi d'un signal RESET. Les données séries de l'ACIA sont traitées par interruption demandée auprès du MFP et transmises au 68000.

La souris est fournie en standard avec les ordinateurs STF. Il s'agit d'une souris opto-mécanique ayant les caractéristiques suivantes : résolution de 100 points par pouce et vitesse de 25 cm par seconde.

Les deux connecteurs disponibles permettent de brancher une souris ou une manette (port numéro 1) et une manette (port numéro 2). Le port numéro 1 dispose des entrées pour les directions haute, basse, droite et gauche et pour les boutons droit et gauche. Le port numéro 2 dispose des entrées pour les quatre directions précitées et une entrée pour le bouton de la manette.

I-F) INTERFACE PARALLELE

La sortie parallèle Centronics est assurée par le composant YM 2149 qui dispose de deux ports parallèles. La gestion de signaux de contrôle STROBE et BUSY de la norme Centronics est assurée par le MFP et le YM 2149. Le port parallèle peut être configuré en entrée comme en sortie et permet alors d'assurer une liaison bidirectionnelle avec les équipements externes aux ordinateurs de la gamme STF d'ATARI.

Les registres internes sont directement lus par l'unité centrale dès lors que le YM 2149 a été sélectionné par le GLUE.

I-G) INTERFACE SERIE RS232C

Elle autorise des échanges en mode série asynchrone avec des équipements externes (ordinateur central, autres micro-ordinateurs reliés par modem ou en liaison directe, réseau...) à des vitesses allant de 50 à 19200

bauds. Les signaux de contrôle classiques sont disponibles et sont gérés par le système. Les communications sont gérées par le composant MFP qui outre son rôle de gestionnaire des interruptions, dispose d'un USART (Universal Synchronous / Asynchronous Receiver/Transmitter) permettant d'établir des liaisons en mode série. Il dispose également de quatre timers dont un sert de générateur de bauds. Des tampons de ligne 1488 et 1489 assurent l'adaptation des niveaux TTL aux niveaux requis par la norme RS-232C.

I-H) INTERFACE LECTEUR DE DISQUETTES

Un contrôleur WD 1772 se charge de la gestion de cette interface. Deux lecteurs de disquettes 3"1/2 peuvent être gérés par le système. Les données transmises par le contrôleur passent obligatoirement par le processeur DMA qui en informe le processeur central. Les transferts entre le contrôleur et le processeur central se font par interruption. Le contrôleur WD 1772 dispose de commandes de haut niveau parmi lesquelles nous pouvons citer le formatage complet d'une piste, la lecture et l'écriture d'un secteur, etc...

I-I) INTERFACE DMA

L'interface DMA consiste en un processeur spécifique ATARI qui permet d'assurer des échanges à grande vitesse avec des périphériques externes. Cette interface permet de contrôler jusqu'à huit périphériques. La liaison périphérique-unité centrale est réalisée par un chaînage. Les commandes transmises aux périphériques sont dans un format bloc du type ACSI (Atari Computer System Interface). Les transferts DMA sont contrôlés par le périphérique externe qui informe de sa disponibilité par un signal spécial DMA. Les données sont ensuite acheminées vers la RAM par le contrôleur de mémoire (MMU). Le débit de transfert DMA peut atteindre la valeur de 1 Moctets/s.

Les périphériques contrôlés par ce bus sont les suivants:

- disques durs (mégafile 30 et 60)
- disques amovibles (mégafile 44) - imprimante laser ATARI

L'impression laser est très rapide (environ 8 pages minutes) due essentiellement à la vitesse élevée des transferts DMA.



I-J) INTERFACE MIDI (MUSICAL INTERFACE DIGITAL INSTRUMENT)






Elle offre aux ordinateurs ATARI STE la possibilité de contrôler des synthétiseurs, des séquenceurs, des boîtes à rythmes. D'autres types d'utilisation sont envisageables, ainsi il existe des réseaux locaux d'ordinateurs STE chaînés par l'intermédiaire des entrées/sorties MIDI. L'information MIDI est véhiculée en mode série asynchrone à 31250 bauds sur une boucle de courant. Deux connecteurs DIN 5 broches permettent d'avoir les informations MIDI IN et MIDI OUT (les informations MIDI THRU se trouvent sur les broches non utilisées du MIDI OUT).

Les données en provenance du processeur central sont sérialisées par un ACIA 6850. La réception des données MIDI se fait par interruption.

I-K) LE BLITTER

un blitter (composant spécifique réalisant des transferts de blocs en mémoire avec un accès direct à la mémoire) est implémenté sur la carte. Ce blitter permet une gestion graphique plus importante.





SON ET VIDEO


S T E

10198...	CIRCUIT INTEGRE 68000 PLCC.....*	C398061-001.....	64.00
10199...	CIRCUIT INTEGRE LF347.....*	C398055-001.....	18.00
10200...	CIRCUIT INTEGRE LMC1992.....*	C398058-001.....	200.00
10201...	CIRCUIT INTEGRE MF4-100.....*	C398056-001.....	60.00
10202...	CIRCUIT INTEGRE DAC0802.....*	C398057-001.....	48.00
10204...	CIRCUIT INTEGRE STE MCU/GLUE...*	C300589-001.....	372.00
10205...	CIRCUIT INTEGRE STE SHIFTER...*	C300588-001.....	310.00
10206...	CIRCUIT INTEGRE ROM 1.6 STE HI.*	C301175-001.....	70.00
10207...	CIRCUIT INTEGRE ROM 1.6 STE LO.*	C301176-001.....	70.00
14038...	QUARTZ 8.010613 MHZ.....*	C398066-001.....	59.00
14039...	QUARTZ 31.922046 MHZ.....*	C398067-001.....	59.00
15023...	CONNECTEUR PHONO.....*	C398065-001.....	13.00
15024...	SUPPORT CIRCUIT 84 POINTS.....	C100384-001.....	46.00
15025...	CONNECTEUR SUPPORT SIMM 30 P....	C398063-001.....	47.00
15026...	CONNECTEUR D-SUB,STE.....	C398064-001.....	46.00
20012...	CLAVIER AZERTY.....	C070306.....	330.00
20050...	CARTE ELECTRONIQUE 520STE.....	CA400340-003...	1972.00
21006...	ALIMENTATION INTERNE.....	CA200000-002...	250.00
30004...	LECTEUR 3 1/2 DF.....*	C103558-002.....	825.00
43035...	CAPOT SUPERIEUR STE.....	C070297-002.....	48.00
43049...	CAPOT INFERIEUR STE.....	C103595-003.....	73.00

*:Echangé au titre de la garantie

ITEM	PART-NUMBER	REV	DESCRIPTION	QTY	UNIT	DATE	BY	REMARK	TY	ATMC	ECM
1	CA070023-009	6	CABLE ASSY 4P 250MH	EA	1	1					4 2635
2	CA070024	A	CABLE FLAT ASSY 34P	EA	1	1					4 2635
3	C070335	B	BANDAGE PLATE	EA	1	1					4 2635
4	30-002-02	1	HT-QUA'Y ADHESIVE GLUE RBT-206 BT AR	AR							4 2635
5	30-003	---	NOT MELT GLUE	3K	AR	AR					4 2635
6	30-007	0	THINNER KESTER 84662	3L	AR	AR					4 2635
7	30-008	0	FLUX KESTER 82331	3L	AR	AR					4 2635
8	10-9009		SOLDER BAR 60/40	3K	AR	AR					4 2635
9	10-9069	WD	SOLDER WIRE	3K	AR	AR					4 2635
10	50400329-001		AT BOARD STE W/O MODULATOR	EA	1	1					1 2635
11	C025993	B	CRYSTAL 2.4576 MHZ	EA	1	1					4 2635
12	C398065-001		CONN PHONO RIGHT ANGLE	EA	2	2					4 2635
13	C398066-001	1	OSC 8.010613MHZ	EA	1	1					4 2635
14	C398068-001	1	OSC 32.215905MHZ	EA	1	1					4 2659
15	C398097-001		OSC 32.084988MHZ	EA	1	1					4 2635
16	C019748	2	IC 555 TIMER 8P	EA	1	1					4 2635
17	C025913	B	IC DMA CONTL CUSTOM 40P	EA	1	1					4 2635
18	C025993	A	IC YM-2169 SOUND 40P	EA	1	1					4 2635
19	C025984	A	IC 68901 MFP 48P	EA	1	1					4 2635
20	C025985	A	IC 6850 ACIA 24P	EA	2	2					4 2635
21	C025986	B	IC MC1488 RS232C DRIVER 16P	EA	1	1					4 2635
22	C025988	B	IC PC900 PHOTOCOUPLER 6P	EA	1	1					4 2635
23	C025989	A	IC LM556 DUAL PRECISION 16P	EA	2	2					4 2635
24	C026028-002	C	IC 1722 FDD CONTROLLER 24P	EA	1	1					4 2635

NO: CA400329-0XX		DESC: PCB SUB ASSY STE W/O MODULATOR		BILL OF MATERIAL (HAVE LOCATION)		DATE: 9/09/89 TIME:15:47:51		PAGE: 2 EMR072	
A PART-NUMBER		REV DESCRIPTION		UM		ECN C/O: 2659 ATMC REV NO: 5 WORLD REV NO: 14		Q'TY REQ-----LOCATION	
				001 002					
25	C070447	A	IC TL497A SW REGULATOR 14P	EA	2 2			U204,205	4 2635
26	C101609-006		IC 7406 HEX BUFFER OPEN COLL	EA	2 2			U210,305	4 2635
27	C101610-257		IC 74LS257	EA	1 1			U405	4 2635
28	C101611-004		IC 74LS04 DUAL D FLIP FLOP	EA	1 1			U211	4 2635
29	C101611-074		IC 74LS74 DUAL O FLIP FLOP	EA	2 2			U304,306	4 2635
30	C101611-086		IC 74LS86 QUAD 2 LIN XOR GATE	EA	1 1			U209	4 2635
31	C101611-164		IC 74LS164 SHIF.REGIS. PAGGYB.	EA	1 1			U211	4 2659
32	C101611-244	1	IC 74LS244 OCTAL TRI-STATE 20P	EA	5 5			U307,509,510,512,632	4 2635
33	C101611-245	1	IC 74LS245 OCTAL TRANC. 20P	EA	1 1			U302	4 2635
34	C101611-373	1	IC 74LS373 OCTAL 20P	EA	1 1			U511	4 2635
35	C101643	A	IC ST BLITTER CUSTOM 60PIN	EA	1 1			U101	4 2635
36	C101739-001	A	IC 1489A RS-232C RECEIVER 14P	EA	1 1			U207	4 2635
37	C300259-374		IC 74F374 OCTAL D FLIP FLOP18P	EA	2 2			U500,501	4 2635
38	C300588-001		IC STESAFTF	EA	1 1			U401	4 2635
39	C398055-001		IC LF347	EA	2 2			U504,507	4 2635
40	C398056-001		IC MF4-100	EA	2 2			U505,506	4 2635
41	C398057-001		IC DAC0802	EA	2 2			U502,503	4 2635
42	C398058-001		IC LMC1992	EA	1 1			U508	4 2635
43	C398061-001		IC 68000 PLCC	EA	1 1			U100	4 2635
44	C070734-002	A	REGULATOR LM78L02	EA	1 1			R544	4 2659
45	34-2N3904	C	TRANS. 2N3904	EA	5 5			Q400 403,406	4 2635
46	C060629	A	RES 0 OHM JUMPER	EA	2 2			W102,104	4 2635
47	C070159-006	B	RES 4.7K OHM NET SIP 9P DUS	EA	7 7			P101-103,500-502	4 2635



NO: CA400329-0XX		DESC: PCB SUB ASSY STE W/O MODULATOR		BILL OF MATERIAL (HAVE LOCATION)		DATE: 9/08/89 TIME:15:47:51		PAGE: 3 EMR072	
ITEM PART-NUMBER		REV DESCRIPTION		UM		ECN C/O: 2659 ATMC REV NO: 5 WORLD REV NO: 14		Q'TY REQ-----LOCATION	
				001 002					
48	C070448	B	RES 10K OHM NET SIP 9P	EA	3 3			P104,105,600	4 2635
49	C070738-006	A	RES NET 2.2KOHM 5% 9P	EA	1 1			P100	4 2635
50	C070157-008	A	CAP 470UF 16V ELEC RADIAL	EA	1 1			C216	4 2635
51	C070450-001	B	CAP ELEC 4.7UF 25V AX NPO	EA	4 4			C202,204,205,215	4 2635
52	C070450-002	B	CAP 10UF 35V 20% ELECT AX	EA	3 3			C100,536,542	4 2635
53	C070499-001	B	CAP ELEC 22UF +-20% 16V AX	EA	1 1			C102	4 2635
54	C070499-003	B	CAP ELEC AX 47UF 16V	EA	11 11			C508,520,525,529,535,537,541 C543,544,546,547	4 2635
55	C070499-004	B	CAP ELEC 100UF 16V AX	EA	6 6			C107,110,600,558,561,564	4 2635
56	C101205-472/B		CAP ELEC 4700UF 16V AX	EA	1 1			C103	4 2635
57	C398118-001		CAP ELEC 47UF 16V 20% RA	EA	2 2			C566,567	4 2635
58	C398121-001		CAP ELEC 47UF 16V 20% RA	EA	1 1			C416	4 2635
59	C070741-007	D	CAP RADIAL 680PF 50V +-5%	EA	4 4			C526,532,539,548	4 2635
60	C101404-002	C	NOISE FILER	EA	67 67			L200 202,204 207,209 227,511 527 L300 311,404 409,504 509	4 2635
	C101403-102		NOISE FILTER(TDK)	"ALT"					2512
	C070241-002		NOISE FILTER ZJSS101-02	"ALT"					2512
	C100091-002		NOISE FILTER DSS306-55B 102M	"ALT"					2512
	C101403-002		NOISE FILTER PC4X 14MH 3PIN	"ALT"					4 2635
61	C070119	A	PUSH SW.SPJ312U	EA	1 1			S100	4 2635
62	C014386-13	G	SOCKET UC IVO 32 POS	EA	2 2			U102,103	4 2635
63	C070120-002	B	SOCKET 68 PIN (PLCC)	EA	2 2			U100,101	4 2635
64	C070718	A	PLCC STOPPER	EA	2 2				4 2635
65	C100384-001	A	84 PIN SOCKET	EA	1 1			U401	4 2635
66	C398063-001		IC SOCKET 30 POS SIMM	EA	4 4			U600-603	4 2635
67	C070033	B	CONN DIN 5P HIDEI	EA	2 2			J200,201	4 2635
68	C070129	B	CONN 40P RIGHT ANGLE	EA	1 1			J103	4 2635
69	C070130-002	C	CONN DB19S HARD DISK HOOK TYPE	EA	1 1			J301	4 2635




JSY NO: CA400329-0XX DESC: PCB SUB ASSY STE W/O MODULATOR BILL OF MATERIAL I HAVE LOCATION! DATE: 9/09/89 TIME:15:47:51 PAGE: 4 EMR072
 ECN C/O: 2659 ATMC REV NO: 5 WORLD REV NO: 14
 ITEM PART-NUMBER REV DESCRIPTION UM QTY REQD LOCATION REMARK TY ATMC ECN






001 002

*** *** *** *** *** *** *** *** *** *** *** *** *** *** ***

70	C070131	B	CONN DIN FLOPPY DISK 14F	EA	1	1	J304		4	2635
71	C070132-002	C	CONN DB-25P RS232C HOOK TYPE	EA	1	1	J204		4	2635
72	C070133-002	C	CONN D-25B FEMALE RT-ANGLE 25P	EA	1	1	J203		4	2635
73	C070134	A	CONN 13P DIN VIDEO	EA	1	1	J400		4	2635
74	C070445	A	CONN SINGLE INLINE 6P	EA	1	1	J100		4	2635
75	C070446	A	CONN SINGLE INLINE 9P	EA	1	1	J202		4	2635
76	C392064-001		CONN D-SUB 15P 3 ROW FEMALE	EA	2	2	J500.501		4	2635

-- END --











ROM jumper settings

Part Type	M102	M103	M104
27256	Don't Care	1 and 2	N/C
27512	2 and 3	2 and 3	N/C
571001/27C1000/531000	2 and 3	2 and 3	2 and 3
27010/571000/27C1001	1 and 2	2 and 3	1 and 2

Note: Jumpers are shown set for 1Meg Romes
(See default settings below)







UNLESS OTHERWISE SPECIFIED, TOLERANCES:			DRAWN BY <i>S. S. S. S.</i>	DATE 12/7/81
FRACTIONAL TOLERANCES			CHECKED	DATE
DECIMAL FRACTIONS			ENGINEER	DATE
HOLE POSITION			APPROVED	DATE
FINISH			APPROVED	DATE



SIZE	DRAWING NO
D	CA400329- 1XX

SCALE SHEET 5 OF 5

